Последовательная схема для хранения чисел, позволяющая увеличивать или уменьшать их на постоянное значение, включая единицу.
Цифровая декодирующая интегральная схема
Система логических элементов (или эквивалентная схема), которая избирает одно или несколько выходных каналов в зависимости от комбинации сигналов на входе.
Программируемая логическая матрица
Интегральная схема, состоящая из матрицы комбинаторных логических элементов (схем) с фиксированным межсоединением, в который после изготовления могут быть произведены соединения или разрывы с целью выполнения особых логических функций.
Примечание. Программируемая логическая матрица представляет обычно большой набор логических элементов «И», запускающих несколько элементов «ИЛИ».
1.4. Термины, относящиеся к предельно допустимым значениям параметров и характеристикам
Пороговое напряжение (на входе)
У
формах ТУ,
при лоложи-
ровень входного напряжения, при прохождении которого изменяется логическое состояние на выходе.П
Иіуз— VITp 1ZIT;SJ .
римечание. Термин «гистерезис», часто используемый представляет собой разность между пороговыми напряжениями тельном и,отрицательном переходах.или
Пороговое напряжение (на входе) при положительном переходе V 1Т4-> VlTP.
Входное пороговое напряжение при возрастании входного напряжения.
Примечание. См. примечание к подпункту 1.4.LПороговое напряжение (на входе) при отрицательном переходе Vit-, Vitn.
Входное пороговое напряжение при снижении входного напряжения.
Примечание. См. примечание к п. 1.4.1.
Коэффициент нагрузки по входу (цифровой биполярной схемы).
К
Примечание.
образом, чтобы коэ
оэффициент, выражающий отношение входного тока на заданном выводе входа цифровой схемы к входному току конкретной схемы, взятой в качестве контрольной нагрузки.Контрольную нагрузку рекомендуется выбирать таким ициент нагрузки по входу был целым числом.
Нагрузочная способность по выходу (цифровой биполярной схемы) ч
Коэффициент, выражающий отношение максимального выходного тока на заданном выводе выхода цифровой схемы к входному току конкретной схемы, взятой в качестве контрольной нагрузки.
Примечание. Контрольную нагрузку рекомендуется выбирать таким образом, чтобы нагрузочная способность по выходу выражалась целым числом.
Время установления
Интервал времени между подачей сигнала, который поддерживается на заданном выводе входа, и последующим активным переходом на другом заданном выводе входа.
Примечания:
Время установления измеряется между моментами, когда два сигнала достигают заданных значений в зоне перехода между двумя уровнями сигнала,
Время установления — это время между подачей двух сигналов; оно может быть недостаточным для получения желаемого результата. Учитывается минимальное значение, т. е. самый короткий интервал, при котором гарантируется правильная работа цифровой схемы.
Время установления может иметь отрицательное значение,., в этом случае минимальный предел определяет самый длинный интервал (между моментом активного перехода и моментом подачи другого сигнала), при котором гарантируется правильная работа цифровой схемы.
1.4.5. Время удержания.
Интервал времени, в течение которого сигнал удерживается на заданном выводе входа после активного перехода на другом заданном выводе входа.
Примечания:
Г. Время удержания измеряется между моментами, когда величины двух сигналов достигают заданных значений в зоне перехода между двумя уровнями сигнала.
Время удержания — это время между подачей двух сигналов; оно может оказаться недостаточным для получения желаемого результата. Указывается минимальное значение, т. е. самый короткий интервал, при котором гарантируется правильная работа цифровой схемы,Время удержания может иметь отрицательное значение; в этом случае минимальный предел определяет самый длинный интервал (между моментом активного перехода и моментом подачи другого сигнала), при котором гарантируется правильная работа цифровой схемы.
1.4.6. Время обращения
Интервал времени между окончанием одного входного импульса и началом следующего входного импульса, поданный .на один и тот же вывод входа. /
Примечания:
Время обращения измеряется между моментами, когда сигнал на входе
достигает заданных значений в зоне перехода между двумя уровнями сигнала.
Время обращения — это время между двумя импульсами; оно может быть недостаточным для их распознавания. Указывается минимальное значение,
т. е. самый короткий интервал, при котором гарантируется правильная работа цифровой схемы.
Время задержки переключения схемы из состояния высокого уровня в состояние низкого уровня (и наоборот).
Интервал времени между заданными контрольными точками на входном и выходном импульсах при переключении выхода в состояние низкого (высокого) уровня и при использовании определенных типовых устройств в качестве схем управления и нагрузки.
Примечания:
В некоторых случаях с целью испытания схемы управления и нагрузки могут быть заменены эквивалентными схемами, которые должны быть оговорены.
В качестве заданного контрольного уровня следует брать среднее значение между верхним пределом диапазона значений низкого уровня на входе и нижним пределом диапазона значений высокого уровня на входе.
Время перехода схемы из состояния высокого уровня в состояние низкого уровня (и наоборот)
Интервал времени между заданными контрольными точками по фронту выходного импульса при переходе выхода в состояние низкого (высокого) уровня и при подаче заданного входного сигнала через определенную цепь и подключении к выходу другой заданной цепи нагрузки.
Время разрешения
Интервал времени между заданной точкой на переходной характеристике сигнала разрешения и заданной точкой на характеристике выходного сигнала, означающий начало предусмотренной операции.
Время запрещения
Интервал времени между заданной точкой на переходной характеристике сигнала запрещения и заданной точкой на характеристике выходного сигнала, означающий окончание выполняемой операции.
Время разрешения на выходе (для выхода с тремя состояниями)
Интервал времени между заданными контрольными точками на характеристиках входного и выходного напряжения при переходе выхода с тремя состояниями от состояния высокого полного сопротивления (схема выключена) к одному из определенных активных уровней (высокому или низкому).
Время запрещения на выходе (для выхода с тремя состояниями)
Интервал времени между заданными контрольными точками на характеристиках входного и выходного напряжений при переходе выхода с тремя состояниями от одного из определенных активных уровней (высокого или низкого) к состоянию высокого полного сопротивления. А
Длительность (ширина) импульса
Интервал времени между заданными контрольными точками по фронтам импульса.
Время сохранения
Интервал времени, в течение которого выходной сигнал является достоверным или в течение которого входной сигнал должен оставаться достоверным.
Время сохранения информации на выходе
Интервал времени, в течение которого сохраняется достоверная информация на выходе после изменения условий на входе, которые могут вызвать в конце данного интервала изменение информации на выходе.
Эквивалентная входная (выходная) емкость (двоичной схемы)
Емкость дискретного конденсатора, которая вызывает такое же изменение цифрового сигнала, что и емкостный компонент входного (выходного) полного сопротивления двоичной схемы.
Примеры
Эквивалентные комбинаторные схемы
Типы элементарных комбинированных схем и их функциональные таблицы.
Схема L-И, Н-ИЛИ
|
Входы |
Выход |
|
А В |
г |
Q |
|
L L |
L'.«»L « * « « • • * ■_ t а * |
L |
|
Все |
сочетания.с Н . . . . , s |
Н |
|
Схема L-И—НЕ, Н-ИЛИ—НЕ
Выход
Все сочетания с Н ,
с) Схема Н-И, L-ИЛИ
Входы
Выход
АВС
ННН...Н .
Все сочетания с L і
d) Схема Н-И—НЕ, L-ИЛИ—НЕ
Входы
Выход
АВС . .
ННН...Н
Все сочетания с L ,
В
е) Двоичный инвертор
Вход
Выход
Выполнение логических операций элементарными комбинаторными схемами (для двух возможных обозначений L- и Н-сиг- налов через двоичные значения 0 и 1 булевой алгебры)
Схема Обозначение
іА iA
Тип Название нд0
^^^2 S2S2
L-И, Н-ИЛИ
L-И—НЕ, Н-ИЛИ—НЕ
L-ИЛИ, Н-И
L-ИЛИ—НЕ, Н-И—НЕ
И
И—НЕ
ИЛИ
ИЛИ—НЕ
ИЛИ ИЛИ—НЕ И И—НЕ
4
Принцип описания бистабильных и подобных или последовательностных цифровых схем, показанный на примерах с применением буквенных обозначений
П
рункцио-
риводятся два различных способа представления нальных (последовательностных) матриц.Вводная часть
Если поданный на вывод входа сигнал активен на Н- уровне или в момент перехода от L-уровня к Н-уровню, то этот I вход обозначается буквой без надстрочной черты.
Примеры: R, S, J ... ’
Если поданный на вывод входа сигнал: '
активен на L-уровне (т. е. НЕ НА Н-УРОВНЕ)
или он активен в момент перехода от Н-уровня к L-уровню (т. е. = НЕ ВО ВРЕМЯ ПЕРЕХОДА ОТ L-УРОВНЯ К Н-УРОВНЮ), то , этот вход обозначается буквой с надстрочной чертой. j
Примеры: R, S, J. j
В том случае, если схема имеет как импульсный, так и потен- j циальный входы, во избежание противоречий предпочтение при обозначении следует отдавать импульсному входу. '
Выводы выхода бистабильной схемы обозначаются буквами Q и Q*, причем Q принят в качестве контрольного вывода выхода. ’
В двух стабильных состояниях уровня на выводах Q и Q* ! бистабильной схемы обычно являются взаимодополняющими. j Псевдостабильное состояние на выходе обозначается буквами .
Н или L или сочетанием этих букв, проставляемых в скобках после букв RS.
Если при псевдостабильном состоянии на выходе уровни сигнала на выводах Q и Q* являются взаимодополняющими, в обозначении используются обе буквы Н и L, причем первая из них обозначает уровень сигнала на выходе Q.
Если при псевдостабильном состоянии на выходе уровня сигнала на выводах Q и Q* идентичны, для их обозначения используется только одна буква.
Примеры: RS(H), R'S(L), RS(HL), RS(LH).
Скобки и буквы, заключенные в них, могут быть опущены, если в них нет необходимости.
Все прочие типы схем RS, RgSg, JK, JtKt и т. д. могут быть описаны аналогично приводимым ниже примерам.
Схемы
RS (L) схема
Схема с двумя потенциальными входами R и ’S. Сигнал на любом входе может быть активным только в состоянии высокого уровня (Н-уровня).
Состояние на входе (R, S) = (L, Н) вызывает на входе состояние (Q, Q*) = (Н, L). Переход сигнала на входе fS к низкому уров
-ню (L-уровню) не оказывает влияния на состояние на выходе схемы.
Состояние на входе (R, S) — (Н, L) вызывает на выходе состояние (Q, Q*) = (L, Н). Переход сигнала на входе R к низкому уровню (L-уровню) не оказывает влияния на состояние на выходе схемы.
Состояние на входе (R, S) = (H, Н) вызывает псевдостабильное состояние на выходе (Q, Q*) = (L, L). Одновременный переход сигналов на обоих входах от высокого уровня (Н-уровня) к низкому уровню (L-уровню) вызывает непредвиденное стабильное состояние на выходе схемы.
Примечание. В некоторых случаях состояние на входе (R, S) = (H, Н) недопустимо по техническим причинам.
Функциональные (последовательностные) матрицы
Черт. 1
Временная диаграмма
RS(H)-схема
Схема с двумя потенциальными входами R и S. Сигнал на любом входе может быть активным только в состоянии низкого уровня (L-уровня).
Состояние на входе (R, S) = (Н, L) вызывает на выходе состояние (Q, Q*) = (Н, L). Переход сигнала на входе S к высокому уровню (Н-уровню) не оказывает_влияния на состояние схемы.
Состояние на входе (R, S) = (L, Н) вызывает состояние на вы- ♦ ходе (Q, Q*) = (L, Н). Переход сигнала на входе к высокому уровню (Н-уровню) не оказьівает_влияния на состояние схемы.
Состояние на входе (R, S) — (L, L) вызывает псевдостабильное состояние на выходе (Q, Q*) = (Н, Н). Одновременный переход сигналов на обоих входах от низкого уровня (L-уровня) к высокому уровню (Н-уровню) вызывает непредвиденное стабильное состояние на выходе схемы.