Страница 6: ГОСТ 19480-89. Микросхемы интегральные. Термины, определения и буквенные обозначения электрических параметров (73600)

Термин

Буквенное обозначение

Определение

отечест­венное

между­народное

178 Время сохранения сигнала интегральной

микросхемы

Время сохранения

5. Valid time

6. Temps de validation

сх

tv

Интервал времени, в те­чение которого выходной сигнал является достовер­ным или в течение которо­го входной сигнал должен оставаться достоверным

1 <9. Время хранения информации интеграль­ной микросхемы

Время хранения ин­формации

^хр

Интервал времени, в те­чение которого интеграль­ная микросхема в задан­ном режиме эксплуатации сохраняет- информацию

180. Время установле­ния входных сигналов интегральной микросхе­мы

В р с м я ус т а н о вл с н и я

входных сигналов

5. Set-up time

6. Temps de preparati­on

Got

fs и

Интервал времени меж­ду началом сигнала на за­данном выводе входа и по­следующим активным пере­ходом на другом заданном выводе входа

181. Время цикла ин­тегральной микросхемы

Время цикла

5. Cycle time

6. Temps de cycle

ter

Длительность периода

сигналов на одном из уп­равляющих входов, в те­чение которой интеграль­ная микросхема выполняет одну из функций

182. Время восстанов­ления интегральной мик­росхемы

В рем ?! восстановления

t во с

/ В ЕС

Интервал времени меж­ду окончанием заданного сигнала на выводе интег­ральной микросхемы и на­чалом заданного сигнала следующего цикла

183. Время задержки распространения при

включении интегральной микросхемы

Время задержки рас­пространения при вклю­чении

_Zl,0 зд.р

^ZPHL

Интервал времени меж­ду входным и выходным импульсами при переходе напряжения на выходе ин­тегральной микросхемы от напряжения высокого уров­ня к напряжению низкого уровня, измеренный на уровне 0,5 или на задан­ных значениях напряжения

184. Время задержки распространения при

выключении интеграль­ной микросхемы

Время задержки рас­пространения при вык­лючении,

_ZO,1

зд.р

'PLH

Интервал времени между входным и выходным им­пульсами при переходе на­пряжения на выходе ин­тегральной микросхемы от напряжения низкого уров­ня к напряжению высокого

Термин

Буквенное обозначение

Определение

отечест­венное

между­народное

зд

уровня, измеренный на уровне 0,5 или на задан­ных значениях напряжения

185. Время задержки включения интегральной микросхемы

Время задержки вклю­чения

^DHI.

Интервал времени между входным и выходным им­пульсами при переходе на­пряжения на выходе ин­тегральной микросхемы от напряжения высокого уров­ня к напряжению низкого уровня, измеренный на уровне 0,1 или на заданных значениях напряжения

186. Время задержки выключения интеграль­ной микросхемы

Время задержки вы- включения

_zo.i зд

^DLH

Интервал времени между входным и выходным им­пульсами при переходе на­пряжения на выходе ин­тегральной микросхемы от напряжения низкого уров­ня к напряжению высокого уровня, измеренный на уровне 0,9 или на заданных значениях напряжения

187. Длительность сиг­нала интегральной мик­росхемы

Длительность сигнала

т

tyr

Интервал времени меж­ду заданными контрольны­ми точками по фронтам им­пульса интегральной микро­схемы

188. Длительность сиг­нала низкого уровня ин­тегральной микросхемы

Длительность сигнала низкого уровня

т°

^lWL

Интервал времени от мо­мента перехода сигнала ин­тегральной микросхемы из состояния высокого уровня в состояние низкого уров­ня до момента его перехо­да из состояния низкого уровня в состояние высо­кого уровня, измеренный на заданном уровне напря­жения

189. Длительность сиг­нала высокого уровня интегральной микросхе­мы

Длительность сигнала высокого уровня

т^!

Интервал времени от мо­мента перехода сигнала ин­тегральной микросхемы из состояния низкого уровня в состояние высокого уров­ня до момента перехода его из состояния высокого уровня в состояние низко­го уровня, измеренный на заданном уровне напряже­ния

Термин

Буквенное обозначение

Определение

отечест­венное

между­народное

190. Частота следова­ния импульсов тактовых сигналов интегральной микросхемы

Частота следования импульсов тактовых сиг­налов

/т .

fc

—

191. Период следова­ния импульсов тактовых сигналов интегральной микросхемы

Период следования им­пульсов тактовых сиг­налов

Т?

Тс

Интервал времени меж­ду началами или оконча­ниями следующих друг за другом импульсов тактовых сигналов интегральной мик­росхемы, измеренный на заданном уровне напряже­ния

192. Помехоустойчи­вость при низком уров­не сигнала интегральной микросхемы

Пом ехоустойчивость при низком уровне сиг­нала

и°

^пом

Абсолютное значение раз­ности между максимальным входным напряжением низ­кого уровня и максималь­ным выходным напряже­нием низкого уровня ин­тегральной микросхемы

193. Помехоустойчи­вость при высоком уров­не сигнала интегральной микросхемы

Помехоустойчивость при высоком уровне сиг­нала

пом

Ми

Абсолютное значение раз­ности между минимальным входным напряжением вы­сокого уровня и минималь­ным выходным напряже­нием высокого уровня ин­тегральной микросхемы

194. Емкость входа/ выхода интегральной

микросхемы

Емкость входа/выхода

С И х/в Ы X

Ci/o

Значение емкости объеди­ненного входа/выхода, рав­ное отношению емкостной реактивной составляющей входного или выходного тока интегральной микро­схемы к произведению кру­говой частоты на синусои­дальное входное или вы­ходное напряжение при заданном значении частоты сигнала

Продолжение табл. 1

Буквенное обозначение

Термин

отечест­венное

между­народное

Определение

Выходное пороговое напряжение высокого уровня

196. Выходное поро­говое напряжение низ­кого уровня интеграль­ной микросхемы

Выходное пороговое напряжение низкого

уровня

196. Входное порого­вое напряжение высоко­го уровня интегральной микросхемы

Входное пороговое на­пряжение высокого уров­ня

196. Входное порого­вое напряжение низко­го уровня интегральной микросхемы

Входное пороговое на­пряжение низкого уров­ня

и°

пор.вых

*- пор.вх

и°

^пор.вх

^OTL

^ІТН

^П'І.

Наибольшее значение на­пряжения низкого уровня на выходе интегральной микросхемы при пороговом напряжении на входе

Наименьшее значение на­пряжения высокого уровня на входе интегральной микросхемы, при котором происходит переход интег­ральной микросхемы из од­ного устойчивого состояния в другое

Наибольшее значение на­пряжения низкого уровня на входе интегральной мик­росхемы, при котором про­исходит переход интеграль­ной микросхемы из одного устойчивого состояния в

199. Входное напря­жение блокировки ин­тегральной микросхемы

Входное напряжение блокировки

199. Входной пробив­ной ток интегральной микросхемы

Входной пробивной ток

199. Ток потребления выходного напряжения низкого уровня интег­ральной микросхемы

Ток потребления вы­ходного напряжения низ­кого уровня

U пх.бл

1 вх.прб

/°

'пот

UlK

Лв

^CCL

другое

Наименьшее значение на­пряжения на входе интег­ральной микросхемы при заданном значении входно­го тока

Входной ток при макси­мальном напряжении на входе интегральной микро­схемы, не вызывающем не­обратимых процессов в мик­росхеме

Ток, потребляемый интег­ральной микросхемой от источника питания, при вы­ходном напряжении низкого уровня

Термин

Буквенное обозначение

Определение

отечест­венное

между­народное

202. Ток потребления выходного напряжения высокого уровня интег­ральной микросхемы

Ток потребления вы­ходного напряжения вы­сокого уровня

I^і пот

Лзсн

Ток, потребляемый ин­тегральной микросхемой от источника питания, при вы­ходном напряжении высо­кого уровня

203. Средний ток по­требления интегральной микросхемы

Средний ток потреб­ления .

^пот.ср

1<1САУ

Ток. равный полусумме токов, потребляемых интег­ральной микросхемой от ис­точников питания в двух различных устойчивых со­стоя НИЯХ

204. Средняя потреб­ляемая мощность интег­ральной микросхемы

Средняя потребляемая мощность

Р пот. ср

fcGAV

Мощность, равная полу­сумме мощностей, потреб­ляемых интегральной мик­росхемой от источников пи­тания в двух различных устойчивых состояниях

205. Среднее время за­держки распространения интегральной микросхе­мы

Среднее время задер­жки распространения

^зд.р.ср

tpAN

Интервал времени, рав­ный полусумме времен за­держки распространения

сигнала при включении и выключении интегральной микросхемы

206. Время задержки распространения при пе­реходе из состояния вы­сокого уровня в состоя­ние «Выключено»

Л³

зд.р

ipuz

Интервал времени между входным и выходным им­пульсами при переходе на­пряжения на выходе ин­тегральной микросхемы от напряжения высокого уров­ня к напряжению в состоя­нии «Выключено»

207. Время задержки распространения при пе­реходе из состояния низ­кого уровня в состояние «Выключено»

/0,3

*зд.р

*PLZ

Интервал времени меж­ду входным и выходным импульсами при переходе напряжения на выходе ин­тегральной микросхемы от напряжения низкого уров­ня к напряжению в состоя­нии «Выключено»

208. Время задержки распространения при пе­реходе из состояния «Выключено» в состоя­ние высокого уровня

/3.1

зд.р

G'zn

Интервал времени меж­ду входным и выходным импульсами при переходе напряжения на выходе ин­тегральной микросхемы от напряжения в состоянии «Выключено» к напряжению высокого уровня

Термин

Буквенное обозначение

Определение

отечест­венное

между­народное

209. Время задержки распространения при пе­реходе из состояния «Выключено» в состоя­ние низкого уровня

/3,0

⁴зд.р

*PZL

Интервал времени меж­ду входным и выходным импульсами при переходе напряжения на выходе ин­тегральной микросхемы от напряжения в состоянии «Выключено» к напряже­нию низкого уровня

210. Рабочая частота интегральной микросхе­мы

Рабочая частота

f

f

Частота сигнала, пода­ваемого на вход интег­ральной микросхемы при заданных скважности и ус­ловиях на других входах, при которой на выходе обеспечиваются . заданные уровни напряжений

211. Коэффициент раз­ветвления по выходу интегральной микросхе­мы

Коэффициент развет­вления по выходу

Краз

N

Число единичных нагру­зок, которое можно одно­временно подключить к вы­ходу интегральной микро­схемы.

Примечание. Еди­ничной нагрузкой явля­ется один вход основного логического элемента дан­ной серии интегральных микросхем

212. Коэффициент объ­единения по входу ин­тегральной микросхемы

Коэффициент объеди­нения по входу

Коб

Ni

Число входов интеграль­ной микросхемы, по кото­рым реализуется логичес­кая функция