На черт. Ы показаны допускаемые переходы между включенными состояниями, изображенными на диаграмме работы черт. Б2 (см. бандероль к настоящему стандарту).
Б2 Диаграмма работы
Процедура обработки байтового потока и генерирования выходящего потока определена (частично точно, частично приблизительно) обязательными признаками ПКК-Е2 , связанными с синхронизацией, ошибками, структурой и последовательностью сообщений.
Действия и решения, включенные в данную процедуру, показаны на черт. Б2 в виде отдельной схемы, которая соответствует диаграммам последовательности состояния в разд. 16 настоящего стандарта.
Д иаграмма перехода для ПКК-Ь2
ПАР — проверка адреса разрешена (поиск заглавного байта). При нормальной работе переход в это состояние совершается сразу после обнаружения разграничительного байта; нормальное пассивное состояние ПКК; АП — адрес принят ( получение команды и выполнение команды). Переход совершается, когда ПКК получает заглавный байт, адресованный ему; ПРР — ожидание разграничителя (поиск конечного байта). Переход совершается во время ожидания разграничительного байта после того, как было послано ответное сообщение; ПТ — передача требования осуществляется (посылкатребования). Переход совершается во время посылки сообщения о требовании обслуживания; ПС — сообщение проходит через ПКК (прохождение сообщения). Переход совершается, если сообщение предназначено другому ПКК или если заглавный байт имел неверную четность; ПОС — передача ответа осуществляется (посылка ответа). Переход осуществляется во время посылки ответного сообщения.
Показаны возможные переходы между ключевыми состояниями, изображенными на диаграмме работы черт. Б2 настоящего приложения. В нормальном режиме работы ПКК «СИНХ» = 1, что указывает на наличие синхронизации сообщений. Состояние «СИНХ» — 0 наступает, если происходит потеря синхронизации сообщений. (В поразрядно-последовательном режиме работы это состояние наступает, если происходит потеря синхронизации байтов). В скобках приведены соответствующие основные состояния, описанные в разд. 16 настоящего стандарта.
Черт. Б1
Элементы, обозначающие переходы по условию, дополнительно указывают, основывается ли решение о переходе на получаемом в данный момент байте, либо на предыдущем байте, либо на асинхронном событии, таком как запрос от модуля.
Данную диаграмму следует использовать при проектировании логических схем или как теоретическую модель, с которой можно сравнить работу реальных структур. Однако необязательно следовать условным обозначениям и детальной структуре схемы в целях согласования со спецификациями ПКК-Е2 в приложении А.
БЗ Структурная схема
Структурная схема IIKK-L2, показанная на черт. БЗ (см. бандероль к настоящему стандарту), — специфичный пример осуществления проекта. Данную схему рекомендуется использовать при разработке его принципиальной схемы или как модель, с которой можно сравнить работу и возможности других вариантов схем. Однако совсем необязательно следовать условным обозначениям и структуре, изображенным на черт. БЗ, чтобы все было согласовано с определенными ITKK-L2 в приложении А.
Следующие пункты данного приложения представляют собой объяснительный комментарий о главных особенностях данной структурной схемы. Терминология и некоторые другие детали совсем необязательно должны быть применены к другой реализации или к схеме обработки сообщений (см. черт. Б2).
Б3.1 Последовательный вход и выход
В поразрядно-последовательном режиме битовый тактовый сигнал, полученный на входной D-порт, перемещает входящий поток битов в преобразователь последовательного кода в параллельный.
Он генерирует внутренние байтовые тактовые сигналы от первого стопового бита каждого байта, а также выходные байтовые тактовые сигналы от стартового бита каждого байта.
Когда крейт-контроллер НЕ ЗАНЯТ (т. е. не обрабатывает передачи КОМАНДА/ОТВЕТ), копия полученного потока последовательных битов ретранслируется на входной D-порт с задержкой в один разряд или три байта в зависимости от состояния переключаемого буфера задержки в три байта. Когда крейт-контроллер ЗАНЯТ, входной сигнал проходит к логике обработки сообщений либо непосредственно, либо через трехбайтовую задержку. Выход синтезируется в виде параллельных байтов выходным мультиплексором (МИХ) и проходит через преобразователь параллельного кода в последовательный к выходному D-порту. Каждый выходной байт инициируется байтовым тактовым сигналом, обусловленным стартовым битом входного байта.
В побайтно-последовательном режиме байтовые тактовые сигналы, полученные у входного D-порта, стробируют параллельные байты. Когда крейт-контроллер НЕ ЗАНЯТ, копия этого входящего потока байтов передается на выходной D-порт, задержанная либо на один, либо на четыре байта в зависимости от состояния переключаемой задержки. Когда крейт-контроллер занят, входной сигнал принимается логикой обработки сообщений, а на выходе информации синтезируется выходным мультиплексором, как описано выше. В этом случае параллельные байты, идущие от мультиплексора, направляются к линиям параллельной передачи байтов выходного D-порта.
Б3.2 Передачи команд a/о т в е т
Когда крейт-контроллер не занят, он проверяет поле АДРЕСА КРЕЙТА каждого входящего НЕРАЗГРАНИЧИТЕЛЬНОГО байта, который имеет правильную четность. Когда крейт-компаратор обнаруживает совпадение адреса, он генерирует сигнал КРЕЙТ АДРЕСОВАН. Если крейт-контроллер ждет ЗАГЛАВНОГО байта (т. е. сообщение не проходит через него), устанавливается состояние КОНТРОЛЛЕР ЗАНЯТ, и синхронизирующий генератор устанавливается в состояние Т1. Разряды 1—6 заглавного байта и все последующие байты обрабатываются в контроллере вертикальной четности.
По мере получения последующих байтов, причем байты ОКОНЧАНИЯ и ОЖИДАНИЯ передаются на выходной D-порт, синхронизирующий генератор проходит через состояния Т2, ТЗ и т. д., а содержание полей SA, SF, SN, SW переносится в соответствующие регистры обработки сообщений. Биты SF16 и SF8 определяют последовательность состояний синхронизирующего генератора. Для команд ЗАПИСИ состояния от Т1 до ТЗ генерируются последовательно. Для команд ЧТЕНИЯ и УПРАВЛЕНИЯ за состоянием ТЗ следует состояние Т8.
В состоянии Т8 принимается контрольный байт, который сравнивается с выходом проверочного устройства продольной четности. Если продольная четность правильная и нет ошибки в поперечной четности, синхронизирующий генератор разрешает запуск цикла МК.
Когда цикл МК завершен, устанавливается состояние T9 и разрешается запуск синхронизирующего устройства ответа. Выходной мультиплексор выбирает поле SC и при получении следующего входного байта передается первый байт ответного сообщения.
Синхронизирующий генератор устанавливается в состояние Т10, и следующий входной байт стимулирует передачу поля состояния ответа. Разряд поперечной четности генерируется для каждого выходного байта, и разряды 1—6 способствуют установлению состояния КОНТРОЛЬ СУММЫ в генераторе продольной четности.
Для команд ЗАПИСИ и УПРАВЛЕНИЯ или сообщений о командах, которые установили состояние ОШИБКИ из- за сбоев в поперечной или продольной четности, синхронизирующий генератор переходит прямо от состояния Т10 к состоянию Т15.
Для нормальных команд ЧТЕНИЯ он продолжает последовательность состояний от Т11 к Т14 для выбора четырех байтов поля ЧТЕНИЯ.
Если синхронизация сообщения потеряна в момент занятости ПКК, заявляется состояние СИНХРОНИЗАЦИЯ СООБЩЕНИЯ, выходящие байты образуются ретрансляцией входящих байтов, байтовый тактовый сигнал продолжает переводить синхронизирующий генератор до состояния Т15 или св. Т15. В этом случае при состоянии Т8 в МК нет никакой операции.
Если синхронизация байтов потеряна в момент занятости ПКК, заявляются состояния СИНХРОНИЗАЦИЯ БАЙТА и СИНХРОНИЗАЦИЯ СООБЩЕНИЯ, выходящие разряды образуются ретрансляцией входящих разрядов, и процесс восстановления синхронизации байтов оказывается инициированным. Когда вновь возникает байтовая синхронизация, байтовый тактовый сигнал продолжает переводить синхронизирующий генератор состояния Т15 или св. Т15. Никакой операции в МК нет при состоянии Т84.
Затем, когда ПКК получит РАЗГРАНИЧИТЕЛЬНЫЙ байт, при условии, что достигнуто состояние Т15 или св. Т15, устанавливается синхронизация сообщения и состояние КОНТРОЛЛЕР ЗАНЯТ прекращается.
В состоянии Т15 следующий входной байт вызывает передачу конечного контрольного байта, после чего состояние Т15 удерживается вместе с состоянием св. Т15. Любой разграничительный байт сбрасывает состояния КОНТРОЛЛЕР ЗАНЯТ и св. Т15. Любые дополнительные байты ПРОБЕЛ вызывают передачу байтов ОЖИДАНИЯ.
БЗ.З Передач а других сообщений
Предыдущий параграф описывал команды, адресованные ПКК. Если ПКК находится в состоянии НЕ ЗАНЯТ и ОЖИДАНИЕ ЗАГЛАВНОГО байта, и принимает любой РАЗГРАНИЧИТЕЛЬНЫЙ байт, то его состояние не изменяется. Если он принимает любой НЕРАЗГРАНИЧИТЕЛЬНЫЙ байт, который не устанавливает сигнал КОНТРОЛЛЕР ЗАНЯТ, все полученные байты затем ретранслируются с определенной'задержкой, пока не встретится РАЗГРАНИЧИТЕЛЬНЫЙ байт, в результате чего опять восстанавливается условие ОЖИДАНИЯ ЗАГЛАВНОГО байта.
Б3.4 С о о б щ е н и е о требовании обслуживания
Сообщение о требовании обслуживания разрешается выдать, если ПКК получает достоверный РАЗГРАНИЧИТЕЛЬНЫЙ байт, ожидает заглавный байт и разрешение на запрос имеется. При этом сигнал инициирования ЗАПРОСА (DM1) через соединитель кодировщика SGL может устанавливать ПРИСУТСТВИЕ ЗАПРОСА. Если трехбайтовая задержка выключена, синхронизация запроса разрешается и устанавливаются состояния задержки и передачи требования.
Выходной мультиплексор синтезирует трехбайтовый запрос, используя состояние синхронизирующего генератора T9, Т10 и Т15. Выходной байтовый поток проходит через трехбайтовую задержку, причем первые три байта, сдвинутые задержкой, произвольны и их содержание следует игнорировать.
Режим «задержка» сохраняется до тех пор, пока дешифратор задержки не обнаруживает, что буфер с трехбайтовой задержкой освобожден (содержит только байты ожидания). После чего ПКК ждет ЗАГЛАВНЫЙ байт и находится в состоянии НЕ ЗАНЯТ. Затем трехбайтовая задержка выключается и байтовый поток используется без задержки.
В то время, когда включена задержка, в контроллере происходит работа над входным байтовым потоком, связанная с проверкой разграничительного байта, контролем четности и сравниванием адреса крейта.
УДК 681.327.8:006.354
ОКС 33.200
П70
ОКСТУ 4202
Ключевые слова: система КАМАК, магистраль последовательная, система интерфейсная, интерфейс стандартный, приборы контрольно-измерительные, блоки вывода, блоки управления, драйверы, оборудование обработки данных, передача сообщений, устройства управляемые, форма байтовая, форма бит
Редактор В. П. Огурцов
Технический редактор О. Н. Никитина
Корректор Е. Ю. Гебрук
Компьютерная верстка А. Г. Хоменко
Сдано в набор 30.10.95. Подписано в печать 04.12.95. Усл. п. л. 8,60 + вкл. 0,93. Уел. кр.-отг. 9,53. Уч.-изд. л. 7,65 +
+ вкл. 0,87. Тираж 200 экз. Зак. 2284. С. 3027
.Включение
улитания і
СМК=1 о Вход = 1
Р3=0
Синхронизация сообщения
ПВХ ПБЗ
I
Вывод бита
|
|
Помещение бита в скальзую- |
|
|
щую маску |
|
Конец Г Байт= / ВБО = 1 I РЗ -0 Проверка адреса (поиск заглавного 5ай та) V ВБО V Байт ное '' ^азгра V ПАР-0 ГР5=1 СРБ=0 ПРР=& сб=0;срб=& Синх=1 ПАР-1 Синх-0 РЗ =0 ПАР = 0 АР -0 Ґпкк ЙресиОан СРБ^Й Крейт адресован Ответ Запрос (посылка сооБ арени я о треБова нии обслуживания) ВБО=0 ПАР=1 ПВБ ПОС=1 ПВБ ПВХ ПБЗ V НБ = 1 Р3=1 V Р3=0 ПЗ = 1 ПАР-0 ПТ = 1 СБТО = 0 данного Синх-0 АП=0 ПАР— 0 АП = 1 СВ - 1 ОШ - 0 ДО = 0 ФР= 0 ЗКР байтом готов НБ-1 'Разгро^ |z7zz/=/| „ЗВБ байтом ожидания КП=1 фр=1 СБ0 = =-СБ0+1 Запрос СБ~ Формирование ответа ' д.. ап =и пос-1 байтом ожиданиях обо V ЗКР Байтом СБ^З "іене^ацйя "зк байтом ответа V _ ! ЗВБ '3$Б байтом ЗАП ВЧС-1 5хо 00=1 ФР=1 Q=7 X=g, - . I I 0Ш=Й ХИнииииоо- 8ан. вы'юл- [нениекманбы |
Х=0 |
|
I I |
|
Сообщение для другого ПКК (прохождение Поиск разгромичи -
