Тайміиіроваїніие первичных' адресных циклов с точки зрения мае тера и слуги показано на рис. 11 —13.
Последовательность действий мастер; для формирования сигнала AS
Мастер должен инициировать первичный адресный цикл, еслі сигналы AK = WT = EG = 0, а он сам подает сигнал GK=1-
В течение первичного адресного цикла мастер должен:
установить RD = 0;
подать адресную информацию на линии AD;
подать, если требуется, сигнал EG, если MS = 0 или 1; *
* Минимальное значение ТА должно быть больше, чем 2Тs.
! — линия «чтение»; 2 — линия «выбор режима»; 3 — линии «адрес/данные», «разрешение контроля по четности»; 4 — линия «строб адреса»; 5 — линия «подтверждение приема адреса»; 6 — линия «статус слуги»; 7 — линия «строб данных»
Относительно определений символов см. рис. 13.
Рис. 11. Цикл логической адресации
подать, если формируется четность, сигнал РЕ и выставить на линию РА дополнение до нечетного количества единичных битов для линий AD;
подать сигналы на линии MS в соответствии с табл. V, чтобы указать режим адресации;
сформировать сигнал AS (и) в соответствии со спецификациями на таймирование в п. 5.1.1 и поддерживать AS = 1 в течение операции.
'Управляется
слугой
Управляется м сетером
формиру
етсявгоЕ
инитепс сегменте? или 8
слуге
В слуге
Управляется • слугой
Т/^тіп
вмсилпере
Ts
Формируется в соединителе -сегментов или - В слуге
1 — линия «выбор режима»; 2 — линии «адрес/данные», «разрешение контроля по четности», «четность»: 3 — линия «строб адреса»; 4 — пиния «разрешение географической адресации»; 5 — линия «подтверждение приема адреса»; 6 — линия «статус слуги»
Относительно определений символов см. рис. 13.
Рис. 12. Цикл географической адресации, ЕС выставлен
мастером
Ответные действия слуги на сигнал AS (и)
В течение первичного адресного цикла слуга должен стать присоединенным слугой и принимать участие в последующих циклах передачи данных только в случаях, если АК = 0, а также если он распознает свой адрес и тип адресации, как это определено в табл. V.
Рис. 13. Цикл географической адресации, EG логикой
Символы на рис. 11 —16:
В — задержка от мастера до слуги;
В{— задержка от мастера до источника EG;
Bq — задержка EG от источника до слуги;
Ес—время работы логики и формирователя, необходимое слуге для присоединения;
Ld— время отсоединения слуги;
L Е—время работы логики в источнике EG;
LM—время работы логики и формирователя в мастере;
Ls — время работы логики в слуге;
Т'лтіп — минимальный промежуток времени между импульсами (см. табл. А.И);
Ts— время разброса фронтов, учитываемое мастером.
выставлен вспомогательной
Таблица V
0 |
Конкретное устройство — область |
|
адресов данных |
1 |
Конкретное устройство — область адресов регистров управления и состояний |
2 |
Широкий адрес — область адресов данных |
3 |
Широкий адрес — область адресов регистров управления и состояний |
4-5 |
Зарезервированы — конкретное устройство Зарезервированы — широкий адрес 81 |
6—7 |
Спецификация типов адресации
Код на линиях MS <2 : 0> (выбор режима)
Тип адресации
Когда WT = 0, присоединенный слуга должен в ответ на AS (и) и MS1 = O сформировать сигнал АК (и). Если WT = 0, то в ответ на AS (d) он должен сформировать сигнал АК (d). Оба ответных действия должны происходить в пределах лимита на время ответных действий слуги в адресном цикле (см. приложение А).
В течение первичного адресного цикла слуга не должен подавать коды SS= 1, 2 или 3 (см. п. 10.7.4) и должен подавать код SS = 6 только в случае, если обнаружен внутренний адрес, попадающий в недопустимую область адресов данных.
Если в течение первичного адресного цикла имеет место MS1 = = 1, присоединенный слуга не должен генерировать сигнал АК = = 1. (Это широкая операция, см. пп. 4.3.2 и 7.3).
Слуга в крейт-сегменте, который обнаруживает сигналы EG=1 и AS = 1, когда АК=0, должен сравнивать код AD<04:00> с кодом на штырьках географического адреса GA<04:00>.
Слуга в кабель-сегменте, обнаруживший EG=1 и AS = 1, когда АК=0, должен сравнить AD<04:00> со своим географическим адресом, установленным переключателем. Если найдено соответствие в любом из указанных случаев, а также имеет место ADC07: 05> = 0, тогда слуга должен стать присоединенным слугой и сформировать сигнал АК (и), когда WT = 0, а затем поддерживать АК = = 1 до тех пор, пока AS = 1.
Если в течение первичного адресного цикла, сопровождаемого сигналом РЕ = 1, слуга обнаружит ошибку четности, он не должен генерировать АК (и) и становиться присоединенным слугой.
Эти правила не требуют, чтобы слуга отвечал на все режимы адресации. Обязательной является только географическая адресация (см. п. 4.2). Участие слуги в логических адресных циклах может быть разрешено и запрещено специальными битами в регистре CSR-0. Такое свойство не специфицируется для широких адресных циклов.
Если первичный адресный цикл определяет логический адрес (в область адресов данных), часть ІА адресного поля загружается в низшие разряды регистра NTA, а высшие разряды NTA устанавливаются на нуль (см. п. 4.4).
Во время фазы декодирования в первичном адресном цикле требование АК=0 удерживает очень медленного удаленного слугу от неправильного декодирования, когда быстрый близкий слуга выдал сигнал АК (и) и мастер продолжает изменять состояние данных и управляющих линий для последующего цикла данных (см. рис. 8).
Ответные действия мастера на сигнал АК(и)
Спустя время разброса задержек после получения сигнала АК (и), мастер должен іиінтеїрпретировать ответ на линиях SS. получаемых в течение первичного адресного цикла, так, как показано в табл. VI.
Ответы SS= 1, 2 или 3 должны служить для мастера признаком того, что указанная связь не была установлена и что соединитель сегментов является присоединенным к мастеру. Все другие ответы по линиям SS свидетельствуют о том, что слуга присоединен к данному мастеру.
Если сигнал АК (и) не будет получен прежде, чем истечет лимит на время ответов мастеру в адресном цикле, мастер должен выставить AS = 0.
Мастер, выставляющий сигнал EG, должен генерировать EG(d) при получении сигнала АК (и).
Отметим, что в течение первичных адресных циклов слуга выставляет ненулевые ответы по линиям SS, если это оправдано. только на логические адреса в пределах области адресов данных. Мастер должен интерпретировать ответные коды SS = 4, 5 или 6 как ошибку.
Таблица VI
Ответ по линиям SS в адресном цикле, поступающий с сигналом АК(и)
Код на линиях SS < 2 : 0 > |
Интерпретация (см. приложение J) |
0 1 2 3 4 5 6 7 |
Адрес распознан Сеть занята Сбой в сети Сеть ликвидирована Зарезервирован Зарезервирован Зарезервирован Недопустимый внутренний адрес — адрес принят |
Мастер может изменять состояние сигналов на линиях AD, RD, РА, РЕ и MS по получении сигнала АК (и).
Операции
Присоединенные слуги отвечают на циклы данных, которые должны инициироваться действующими мастерами. Взаимные подтверждения мастер-слуга используются для всех циклов данных, за исключением принудительных передач. Эти подтверждения формируются мастером, генерирующим сигнал «строб данных» (DS), и слугой или вспомогательной логикой, отвечающими сигналом «подтверждение приема данных» (DK).
Ниже приводится терминология, используемая для определения различных возможных операций.
НУЛЕВАЯ. Адресация выполняется, но передача данных не происходит. Этот тип операции может быть полезным для тестирования присутствия устройства или для настройки системных связей с целью гарантировать их наличие перед началом фактических передач.
ОДНОКРАТНАЯ. Этот тип операции представляет собой обычную в режиме произвольного доступа передачу данных в количестве одного слова. Такая передача данных, ^апись или чтение, происходит, соответственно, по сигналу DS (и) или DK (и).
БЛОЧНАЯ. В нескольких циклах передачи данных пересылается некоторое количество (возможно, нулевое) слов данных без повторения какой-либо адресной информации. Передачи данных происходят по сигналу DS (t) или DK (t). Прежде чем инициировать каждую новую передачу данных, мастер ожидает ответа па предыдущую.
ПРИНУДИТЕЛЬНАЯ- Аналогична блочной передаче, за тем исключением, что мастер инициирует жаждую новую передачу данных, не ожидая ответа на предыдущую.
ЗАЩИТНЫЙ БУФЕР. Передает данные только в защитный буфер или из него. Не оказывает никакого другого влияния на слугу. Цикл считывания с защитного буфера может быть использован для восстановления информации в случае ошибок по четности при считывании. Запись в защитный буфер с последующим считыванием из него может быть использована для проверки канала передачи данных между мастером и слугой. Передачи данных происходят на DS (t) или DK (t). Перед началом каждой передачи данных мастер ожидает реакцию на предыдущую передачу.
ОЧИСТКА. Операция данных с подтверждением от DS (t) к DK (t) при KD = 0 с целью предотвращения ошибок при передаче данных из-за логических схем типа монтажного ИЛИ. Во время этой операции никакие данные не передаются.
Для магистралей, управляемых напряжением, операции по очистке применяются при изменении направления передачи магистрали чтения к записи. Эта операция препятствует одновременному выставлению AD, РА и РЕ обоими устройствами — мастером и слугой. В конце цикла чтения слуга выставляет сигналы на линии. Если после этого мастер хочет выполнять цикл записи, необходимо выполнить операцию очистки для снятия сигналов слуги, прежде чем мастер выставит на эти линии свои сигналы. Подтверждение цикла очистки обеспечивает время, необходимое для того, чтобы отмена сигналов слуги прошла к мастеру с освобождением магистрали для использования ее мастером. Если мастер должен задействовать эти линии до их очистки, то его формирователи напряжения не смогут подавать полный ток возбуждения. Надежный сигнал мастера не будет выставлен на магистрали, пока не исчезнет ток из других драйверов. Поскольку мастер не может опознать это состояние, гарантия надежной работы должна зависеть от дополнительного подтверждения, обеспечиваемого циклом очистки.
БЛОКИРОВАННЫЙ АДРЕС. Первичный адресный цикл сопровождается последовательностью отдельных передач и/или блочных или принудительных передач, считываний или записей в перемешанном виде. Примером является операция считывание — модификация — запись, показанная на рис. 14. Вторичные адресные циклы — специальный тип цикла данных — могут быть использованы для доступа к различным внутренним регистрам в пределах адресного пространства, выбираемого в первичном адресном цикле >в ходе операции с блокированным адресом.
Помимо этого, последовательности с блокировкой арбитража при операциях ФАСТБАС могут выполняться отдельным мастером, который не теряет руководства магистралью. Таким образом, набор передач отдельных, блочных, принудительных или, при блокированном адресе, во множество различных слуг может происходить без прерывания со стороны других возможных действующих мастеров. Это достигается путем поддержания GK=1 в мастере и логикой соединителей сегментов (СС), которая заставляет их сохранять установленное соединение в системе до удаления GK. Для установления соединений в системе для последовательностей с блокированным арбитражем могут быть использованы нулевые операции. При последовательности с блокированным арбитражем может быть доступ только к адресам в первоначально соединенной системе.
Синхронизация трех различных типов циклов данных с точки зрения мастера и слуги показана на рис. 14—16.
Таблица VII Интерпретация кодов MS в цикле данных
MS (2 : 0 > |
DS(n) |
DS(d) |
Примечание |
0 |
Передача данных |
Очистка** |
Одиночная переда- |
1 |
Передача данных, добавление в NTA* |
Передача данных, добавление в NTA |
Передача блока с подтверждениями |
Продолжение табл. VII
MS(2:0> |
DS(u) |
DS(d) |
Примечание |
2 |
Передача NTA |
Очистка1 |
Вторичный адрес |
3 |
Передача данных, |
Передача данных. |
Принудительная |
|
добавление в NTA* |
добавление в NTA* |
передача |
4 |
Ограниченное применение2 |
Зарезервировано |
|
5 |
Зарезервировано |
Зарезервировано |
|
6 |
Зарезервировано |
Зарезервировано |
|
7 |
Зарезервировано |
Зарезервировано |
|