ГОСТ 29107-91 сторінка 4 з 22

Приборы полупроводниковые. Микросхемы интегральные. Часть 2. Цифровые интегральные схемы

Завантажити документ

* а

Примечание. В некоторых случаях состояние на входе (R, S) = (L, L) недопустимо по техническим причинам.

Функциональные (последорательностные) матрицы

Временная диаграмма

Черт. 2

функциональные (последовательностные) матрицы

Т-схема

Схема с одним импульсным входом Т.

Переход сигнала на входе от низкого уровня (L-уровня) к высокому уровню (Н-уровню) вызывает изменение состояния на вы

ходе схемы.

Переход сигнала на входе от высокого уровня (Н-уровня) к низкому уровню (L-уровню) не оказывает влияния на состояние

на выходе схемы.

ЕЖ ГОСТ 29107—91 С. 17

' ґ"

Черт. З

/ '•? Временная диаграмма

Т-схема

Схема с одним импульсным входом Т.

При переходе подаваемого на вход Т сигнала от высокого уровня (Н-уровня) к низкому уровню (L-уровню) происходит изменение состояния на выходе схемы.

Переход входного сигнала от низкого уровня (L-уровня) к высокому уровню (Н-уровню) не оказывает влияния на состояние на выходе схемы.

Функциональные (последовательностные) матрицы

Временная диаграмма

Черт. 4

T

одним потенциальным
g-схємз (общее определение) ' Схема с одним импульсным входом Т и

входом G.

Если на вход G подан сигнал высокого уровня (Н-уровня), схе- . ма функционирует как Т-схема.

Если на вход G подан сигнал низкого уровня (L-уровня), сигнал на входе Т не оказывает влияния на состояние на выходе схе- йы

.Одновременный переход сигналов на обоих входах от низкого уровня (L-уровня) к высокому уровню (Н-уровню) на входе Т и любой переход как от низкого уровня к высокому, так и наоборот на входе G вызывает непредвиденное состояние на выходе схемы.

Функциональные (последовательностные) матрицы

Временная диаграмма

Черт. 5

(продолжение)

ременная диаграмма для общего случая То^хемы

ОСТ 29107—91 С. 19 г

Функциональные (последовательностные) матрицы Тс-схемы с задержкой по входу Т по отношению ко входу G

Функциональные (последовательностные) матрицы Тя-схемы
с задержкой по входу G по отношению ко входу Т

Черт. 6
ц

JK-схема (с импульсными входами)

Схема с двумя импульсными входами J и К, которые активны в момент перехода от низкого уровня (L-уровня) к высокому уровню (Н-уровню).

При переходе подаваемого на вход К сигнала от низкого уровня (L-уровня) к высокому (Н-уровню) на выходе схемы устанавливается состояние (Q, Q*) = (Н, L). Переход сигнала на входе Q к низкому уровню (L-уровню) не оказывает влияния на состояние на выходе схемы.

При переходе подаваемого на вход J сигнала от низкого уровня (L-уровня) к высокому (Н-уровню) на выходе схемы устанавливается состояние (Q, Q*) = (L, Н). Переход сигнала на входе к низкому уровню (L-уровню) не оказывает влияния на состояние на выходе схемы.

Одновременный переход сигналов на обоих входах от низкого (L-уровня) к высокому уровню (Н-уровню) изменяет состояние на выходе схемы. Переход любого или обеих входных сигналов к низ

-кому уровню (L-уровню) не оказывает влияния на состояние на выходе схемы.

ункциональные

(последовательностные) матрицы

Временная диаграмма

Черт. 7 Р ,

JK-схемы (с импульсными входами)

Описание аналогично приведенному в подпункте 2.2.2.6, но входы активны в момент перехода от высокого уровня (Н-уровня) к низкому (L-уровню),

Do-схема

Схема с двумя потенциальными входами D и G.

Пока на вход G подается сигнал высокого уровня (Н-уровня), на контрольном входе Q возникает сигнал того же уровня, что и на входе D.

При переходе сигнала на входе G от высокого уровня (Н-уровня) к низкому (L-уровню) состояние на выходе схемы не изменя» ется. Пока на вход G подается сигнал низкого уровня (L-уровня), сигнал на входе D не оказывает влияния на состояние на выходе схемы.

Одновременный переход сигналов на обоих входах (от высокого уровня (Н-уровня) к низкому (L-уровню) на входе G и любой переход как от высокого уровня к низкому, так и наоборот на входе D) вызывает непредвиденное состояние на выходе схемы

.Функциональные (последовательностные) матрицы (данные
матрицы справедливы только для случая, когда вход О имеет
задержку по отношению ко входу G)

Временная диаграмма

Черт. 8

Do-схема

Схема с двумя_потенциальными входами D и G.

Пока на вход G подается сигнал низкого уровня (L-уровня), на контрольном выходе Q возникает сигнал того же уровня, что и на входе D.

При переходе сигнала на входе G от низкого уровня (L-уровня) к высокому (Н-уровню) состояние на выходе схемы не изменяется.

Пока на вход G подается сигнал высокого уровня (Н-уровня), сигнал на входе D не влияет на состояние схемы.

Одновременный переход сигналов на обоих входах (на входе G от низкого уровня (L-уровня) к высокому (Н-уровню); на входе D как от низкого уровня к высокому, так и наоборот) вызывает непредвиденное состояние на выходе схемы.

функциональные (последовательностные) матрицы (данные

матрицы справедливы только в тех случаях, когда вход D имеет
задержку по отношению ко входу G)

С. 22 ГОСТ 29107—91

Временная диаграмма

Черт. 9

Dt-схємз

Схема с одним потенциальным входом D и одним импульсным входом Т.

При переходе сигнала на входе Т от низкого уровня (L-уровня) к высокому (Н-уровню) на контрольном выходе Q появляется сигнал того же уровня, что и сигнал на входе D.

При переходе сигнала на входе Т от высокого уровня (Н-уров- ня) к низкому (L-уровню) состояние на выходе схемы не изменяется.

Пока на входе Т сохраняется сигнал низкого (L-уровня) или высокого уровня (Н-уровня), сигнал, на входе D не оказывает влияния на состояние схемы.

1>ункциональные (последовательностные) матрицы (данные

матрицы справедливы только в том случае, если вход D имеет
задержку по отношению ко входу Т)

Временная диаграмма

Черт. 10

Di-схема

Схема с одним потенциальным входом D и одним импульсным входом Т.

При переходе сигнала на входе Т от высокого уровня (Н-уров- ня) к низкому (L-уровню) на контрольном выходе Q появляется сигнал того же уровня, что и сигнал на входе D.

При переходе сигнала на входе Т от низкого уровня (L-уровня) к высокому (Н-уровню) состояние на выходе схемы не изменяется.

Пока на входе Т сохраняется сигнал низкого уровня (L-уровня) или сигнал высокого уровня (Н-уровня), сигнал на входе D не оказывает влияния на состояние схемы.

у нкциональные (последовательностные) матрицы (данные
матрицы справедливы только в том случае, если вход !> имеет

задержку по отношению ко входу Т)

’ і

-а*

і 4г

Временная диаграмма

Черт. 11

Ео5о(Ь)-схема

Схема с тремя потенциальными входами R, S и G, для которых активным является высокий уровень (Н-уровень).

Пока на вход G подается сигнал высокого уровня (Н-уровня), схема работает как RS(L)-схема. При переходе сигнала на входе G от высокого уровня (Н-уровня) к низкому (L-уровню) состояние на выходе схемы не изменяется при условии, что оно не является псевдостабильным.

в ^г д н

Временная диаграмма

При псевдостабильном состоянии на выходе схемы, т. к. при (Q, Q*) = (L, L) переход сигнала на входе G от высокого уровня (H-уровня) К низкому (L-уровню) создает непредвиденное СОСТОЯ’ ние на выходе схемы.

Пока на вход G подается сигнал низкого уровня (L-уровня), сигналы на входах R и S не оказывают влияния на состояние схемы.

Функциональные (последовательностные)
матрицыRgSg(L), RgSg(H) и RgSg '(Н)-схемы

Описания этих схем аналогичны описанию, приведенному в п. 2.2.2.12.

ЛтКт-схема

Схема с двумя потенциальными входами J и К и одним импульсным входом Т.

При переходе сигнала на входе Т от низкого уровня (L-уровня) к высокому (Н-уровню) состояние на выходе схемы, соответствующее уровням сигналов на входах J и К, создает следующие состояния на выходе схемы:

для состояния на входе (J, К) = (L, Н) — состояние на выходе (Q, Q*) = (L, Н) ;

для состояния на входе (J, К) ~ (Н, L) — состояние на выходе (Q,Q*) = (H,L);

для состояния на входе (J, К) = (Н, Н) — состояние на выходе изменяется;

для состояния на входе (J, К) = (L, L) — состояние на выходе остается без изменения.

Переход сигнала на входе Т от высокого уровня (Н-уровня) к низкому уровню (L-уровню) не оказывает влияния на состояние схемы. Если на вход Т подается сигнал высокого (Н-уровня) или низкого уровня (L-уровня), сигналы на входах J и К не влияют на состояние схемы.

Функциональные (последовательностные) матрицы (данные матрицы справедливы только в тех случаях, когда входы J и К имеют задержку по отношению ко входу Т)

Временная диаграмма

Черт. 13

Примечание. Определения других типов JtKt-схєм находятся на рассмотрении.

JfKt", JtKt и JtKt-схемы

Описания этих схем аналогичны описанию, приведенному в п. 2.2.2.14.

'RS(H)JrKr-cxeMa

3. Терминология для

интегральных схем и запоминающих

устройств (ЗУ)

Функциональные (последовательностные) матрицы

Общие термины
1. Ячейки памяти (или элемент памяти)

Наименьшая секция ЗУ, в которую вводится или может вво

диться элемент информации, в которой данная информация хранится или может храниться и из которой она может быть считана.

Запоминающее устройство
Интегральная схема, состоящая из ячеек памяти (элементов памяти) и обычно включающая в себя соединенные с нею схемы, выполняющие функции выборки адреса, усиления и т. д.Зона хранения информации

Секция ЗУ, состоящая из одной или нескольких ячеек памяти / и являющаяся наименьшей частьк)ЗУ,из.которой может произво- ^г диться выборка. ——— _

Примечание. Содержание зоны хранения информации обычно называют

«слово».

Адрес

Набор битов, которыми определяется определенная зона хранения информации или соответствующие электрические сигналы, подаваемые на входы для выборки определенной зоны хранения.

Разрушающее считывание

Процесс считывания, при котором содержащаяся в зоне хране-

ния информация не сохраняется.

Блок

Постоянный диапазон адресов запоминающего устройства.

Примечание. Число адресов, входящих в диапазон, часто равно 2^П.

Стирание

Изъятие информации из запоминающего устройства.

О

ор-

из

од-

из

оп-
бщие термины/ относящиеся к функционированию

ганизации памяти

Организация хранения информации
1. Организация на основе бита

Размещение, при котором каждая зона хранения состоит ной ячейки памяти.

Организация на основе слова

Разрешение, при котором каждая зона хранения состоит ределенного числа ячеек памяти, формирующих слово.

Организация на основе блока

Размещение, при котором зоны хранения образуют блок.

Примечание. Каждая зона хранения блока может состоять из разного числа ячеек памяти.

Представление информации
1. Параллельное представление информации

Одновременная передача нескольких битов данных на отдельные каналы или шины.

Последовательное представление информации

Передача нескольких битов данных последовательно на один канал или шину.

Способ адресации
1. Параллельная адресация

Выборка зоны хранения путем одновременного представления каждого бита адреса.

Последовательная адресация^

ыборка зоны хранения путем представления последовательно каждого бита адреса.

Є Зак. 2Й34С. 28 ГОСТ 29107—91 т

Мультиплексная адресация,,последовательно-параллельная адресация

Выборка зоны хранения путем представления нескольких групп битов, которые вместе составляют адрес, причем биты каждой группы при этом представлены параллельно, а сами группы — последовательно.

Типы запоминающих устройств
1. Постоянное запоминающее устройство (ПЗУ)

Устройство, содержимое которого предназначено только для считывания и не должно изменяться в условиях нормальной работы, •ь -Г

Побачили розбіжність з офіційним текстом?

Дивіться також

Весь розділ →

Розділи

Приборы полупроводниковые. Микросхемы интегральные. Часть 2. Цифровые интегральные схемы

Повідомити про неточність

Дивіться також

Сборник ГОСТ ЕСКД

Язык программирования КОБОЛ

Атмосфера стандартная. Параметры

0,6/1 kV and 1,9/3,3 kV power cables with special fire performance for use in power stations