---

5 ОПЕРАЦИИ НА МАГИСТРАЛИ ВЕТВИ

Все передачи информации (чтение и запись данных, ответ Q, прием команд X и чтение GL) через порт МВ организованы в командах МВ. Синхронизация каждой операции команды управляется сигналами обращения ВТА и ВТВ1 — ВТВ7 и может быть разделена на четыре фазы, как это указано в табл. 3, 4 и на черт. 3, 4.

ТаблицаЗ — Последовательность операций командного цикла

Таблица 4 — Временная диаграмма при выполнении операции сортировки L-заявок

Последовательность событий

во время операции чтения на магистрали ветви

Операция Ветви

Фазы

ер.-о

N.A.F) 1

Начало следую- 'щеи операции і— Ветви

ВЫ

ВЦ

ВТ А

-О 1

-о 1

-о 1

Сигналы-О

ВТВ 1

Первый

Последний

Первый

Последний

втв.

-О 1

ВТА 'К (Вне.нпренкая заверяла) ВТВ; -1

ВЫ N,8

A,F

-о 1

-а 1

-о і

-а 1

Операция магистрали крейта

Действие О

--ms о іадертка 'S g В передаче

Действие 5 Є ВКК;

cz

Черт. 3

Последовательность событий во время операции запись на магистрали ветви

магистрали крейта

Черт. 4

В течение фазы 1 драйвер передает в порт один или несколько адресов крейта, являющихся частью команды (с данными записи, если команда этого требует) и сопровождающих запрос на чтение GL. После задержки, объясняемой перекосом сигналов, драйвер устанавливает ВТА ■ 1 для начала следующей фазы.

Во время фазы 2 каждый адресованный крейт-контроллер отвечает на сигнал ВТА “ 1 или исполнением в МК операции согласно команде и выставлению в порт сигналов Q, X и всех данных чтения, или как результат сортировки L-заявок (GL). Затем он устанавливает ВТВ, = 0 на индивидуальной шине ВТВ. Драйвер начинает следующую фазу только после получения от всех адресованных контроллеров сигналов ВТВ) - 0.

Во время фазы 3 драйвер обеспечивает задержку для компенсации перекосов сигналов и затем принимает сигналы Q, X и данные чтения или отсортированные L-заявки. После этого драйвер устанавливает ВТА = 0 и начинается следующая фаза.

В течение фазы 4 каждый адресованный крейт-контроллер в ответ на ВТА = 0 или заканчивает¹ операцию на МВ и снимает сигналы Q, X и данные чтения в порт, или снимает отсортированные L-заявки. Затем он устанавливает BTBj = 1 на индивидуальной шине ВТВ.

Драйвер заканчивает фазу 4 после получения ВТВ, = 1 от всех адресованных крейт-контроллеров; он готов начать другую операцию в МВ немедленно (в этом случае новая команда или новые данные записи, или новый запрос на чтение L-заявок имеет место) или позже (в этом случае имеющиеся сигналы снимаются);

Шины ВТВ, которые отходят от отключенных или отсутствующих крейт-контроллеров, находятся в состоянии «О» в течение всей операции, шины, соответствующие неадресованным, но подклю­ченным крейт-контроллерам, находятся в состоянии «1».

Синхронизация четырех фаз осуществляется автоматически во время передачи по МВ, во время приема передачи крейт-контроллерам и т.д. при помощи сигналов взаимного обращения.

Синхронизация операций в режиме приема команд рассмотрена в 5.1. Синхронизация операций в режиме GL рассмотрена в 5.2.

В действительности различные сигналы команды и данных в МВ отличаются разными перекосами, этот вопрос рассмотрен в 5.3.

Операции на МВ. не будут успешно выполняться, если драйвер или адресованные крейт-конт- роллеры не отвечают на сигналы обращения в необходимой последовательности. Поэтому желательно, чтобы драйверы были снабжены таймером для констатации того, что операция выполняется за определенное время и что соответствующее действие при этом было закончено. При принятии мер предосторожности с целью исключения неполных операций вследствие адресации к отключенным или отсутствующим крейт-контроллерам можно использовать метод опознания этих крейтов, описанный в 5.4.

Соотношения между операцией на МВ и операцией на МК в адресованных крейтах должно удовлетворять требованиям, изложенным в табл. Зив ГОСТ 27080.

Временные соотношения между сигналами стробирования (S1 и S2) в МК и сигналами обращения (ВТА и ВТВ) в КС подробно определены для крейт-контроллера типа Al (см. А7). Для других типов крейт-контроллеров временные соотношения будут зависеть, например, от наличия регистров данных и команды.

Последовательность операций в командном цикле представлена в табл. .3.

Далее детально рассматриваются четыре фазы операции чтения и отличия ее от других типов операций. Один или несколько крейтов могут быть адресованы каждой операции.

Последовательность операции чтения (кода функции от 0 до 7) приведена на черт. 3.

Фаза 1 имеет отношение к операциям в драйвере, который выставляет полную команду (BCR, BN, BA, BF (0 — 7) в свой порт, а затем после задержки, компенсирующий перекос (см. 5.3), устанавливает ВТА = 1, после чего начинается фаза 2.

После задержки в цепи передачи и времени установления сигнала на МВ каждый крейт-кон­троллер получает сигналы команды и затем, после того как они установятся, сигнал ВТА ^и 1. Фаза 2 имеет отношение к операциям во всех адресованных крейт-контроллерах.

Каждый адресованный крейт-контроллер (BCRj = 1) отвечает на ВТА = 1, начиная синхронизацию операции на МК. Операция на МК начинается сигналом ВТА после его интегрирования согласно рекомендациям 4.3 (см. черт. 3).

В момент /₀ этой операции (см. черт. 9 ГОСТ 27080) должны генерироваться сигнал занятости (В) на МК и сигналы команд.

Рекомендуется, чтобы сигналы В и N (полученные путем дешифрации сигналов BN) генерировались в момент получения крейт-контроллером сигнала ВТА = 1, хотя сигналы А и F (которые воспроизводят соответствующие сигналы ВА и BF) могут генерироваться раньше при получении ВА и BF (см. черт. 3 и 4).

Адресованный блок отвечает на команду, передавая сигналы QX и другие данные чтения, которые устанавливаются на МК в момент /₃ (см. черт. 9 ГОСТ 27080). Эти сигналы воспроизводятся крейт-контроллером на шинах BRW, BQ и ВХ и в порте в течение фазы 3. Если команда адресуется регистру крейт-контроллера, данные чтения и информация Q не должны передаваться через МК. После того, как крейт-контроллер выставляет сигнал BRW, BQ и ВХ, он генерирует ВТВ, = 0.

Драйвер начинает фазу 3 через некоторое время после получения сигнала ВТВ = 0 от всех адресованных крейтов. На черт. 3 представлены сигнал ВТВ, = 0, поступающий от крейта, а также сигнал ВТВ от других адресованных крейтов. Драйвер ожидает последний сигнал ВТВ. Например, он может регистрировать условие: (BCR1 + ВТВ1) • (BCR2 + ВТВ2) ... (BCR7 + ВТВ7) = 1.

Для каждого неадресованного крейта BCRj = 1 и, следовательно, состояние ВТВ, нс принимается во внимание. Для каждого адресованного крейта BCRj = 0, следовательно, условие удовлетворяется, только если BTBj - 1.

Во время фазы 3 драйвер обеспечивает задержку для учета перекоса и затем предпринимает все необходимые действия для принятия информации шин BRW, BQ и ВХ. После получения этой информации драйвер генерирует ВТА = 0, после чего начинается фаза 4.

Каждый адресованный крейт-контроллер получает ВТА = 0 через некоторое время и с этого момента может изменять свои выходные сигналы в шинах BRW, BQ и ВХ. Во время фазы 4 крейт-контроллер выполняет любое другое действие, необходимое для того, чтобы закончить операцию на МК.

Результатом этого может быть изменение сигналов чтения и ответа Q (указано прерывистой линией на черт. 3) вследствие операций, выполненных в ответ на сигнал стробирования S2 в адресованных блоках.

В конце операции в КС (tg) крейт-контроллер снимает сигналы В и N. Он устанавливает на ноль выходы шин BRW, BQ и ВХ. Он может выполнить это немедленно после окончания операции на МК в момент z₉ (черт. 3), если между МК и шинами МВ срабатывают вентильные схемы. Это обязательное требование для крейт-контроллера типа А1. В ином случае он может снимать сигналы BRW и BQ через 400 нс после момента Zjj, в который заканчивается операция на МК, принимая во внимание тот факт, что адресованные модули снимают свои сигналы в шинах R и Q при получении сигнала N - 0.

В обоих случаях крейт-контроллер генерирует сигнал ВТВ, = 1 при установке на ноль всех выходных сигналов в шинах BRW и ВХ на МВ, В и N ііа МК.

Драйвер заканчивает фазу 4 через некоторое время после получения ВТВ - 1 от всех адресованных крейтов. В этих целях он может, например, регистрировать условие: (BCR1 + ВТВ1)х x(BCR2 + ВТВ2) ... (BCR7 + ВТВ7) - L

Для каждого неадрссованного крейта BCR) “ 1 состояние ВТВ, не принимается во внимание. Для каждого адресованного крейта BCR₁ - 0 условие удовлетворяется, если ВТВ; “ 1. С этого момента драйвер может установить на ноль сигналы команды и начать новую операцию в режиме приема команд или в режиме GL. Крайний случай (см. черт. 3) возникает тогда, когда фаза 1 по следующей' операции следует немедленно так, что драйвер снимает сигналы команды одной операции, одновременно устанавливая сигналы команды или сигналы GL следующей операции.

Временная диаграмма операции записи (коды функции 16 — 23) приведена на черт. 4. Она подобна диаграмме операции чтения за исключением того, что сигналы, соответствующие данным записи, генерируются драйвером одновременно с сигналами команды. Сигнал BTB_t = 1, поступающий от крейт-контроллера в течение фазы 4, обозначает, кроме того, что данные записи приняты.

Операции с кодами функций 8 — 15 и 24 — 31, которые не используют шины записи и чтения МК, используют шины Q и BQ. Их временная диаграмма подобна диаграмме операций чтения, приведенной выше. Сигнал Q на МК может быть изменен во время этих операций (см. 5.4.3 ГОСТ 27080), т.к. сигнал BQ также может быть изменен в любой момент.