Страница 7: ГОСТ 34.340-91. ФАСТБАС. Модульная быстродействующая система сбора данных (68378)

ГЛАВА 7. ВСПОМОГАТЕЛЬНАЯ ЛОГИКА В СЕГМЕНТЕ

Практическая реализация сегмента требует наличия схемы, ко­торая является общей для всех устройств в сегменте. Эта вспомо­гательная логика управляет проведением циклов арбитража, конт­ролирует адресные циклы и сигнализирует о выставлении геогра­фических адресов в данном сегменте на линию EG, формирует сис­темные подтверждения для широких операций, выдает сигналы для остановки операций в сегменте, когда задействован переключатель «работа/останов», подает логические единицы и нули для кодиро­вания штырьков географического адреса (GA) обеспечивает согла- сователи на обоих концах магистрали для большинства сигналь­ных линий. Подобно мастеру, вспомогательная логика должна быть осведомлена о характеристиках таймирования магистрали, к кото­рой она подключена. Такая информация, касающаяся конкретной реализации магистрали, содержится в приложении А.

Описание арбитража в магистрали дано в разд. 6.

Каждый сегмент должен иметь схему управления таймировани­ем арбитража.

Схема УТА должна формировать сигнал АІ (и) одновременно с сигналом AG (и).

Схема УТА должна формировать сигнал AI (d), если сигнал AR находился в состоянии логического нуля в течение по меньшей мере двойной задержки в магистрали.

При включении питания, а также когда обобщенный сигнал RB = 1 и ВН = 0, схема УТА должна установить сигнал А1 = 0 (см. п. 5.4.2).

Схема УТА должна генерировать таймирующий сигнал AG (и) с целью начать цикл арбитража, когда она обнаруживает, что вы­полняются все из перечисленных ниже условий:

AR= 1, запрос на арбитраж.

AG = 0, в течение минимального времени спада импульсов, если отсутствует подготовленный мастер (AL<5:0> =0), или минималь­ного лимита времени на ответ мастера в адресном цикле, если есть подготовленный мастер (присутствует ненулевой код AL<5:0>), см. приложение А.

GK = 0, действующий мастер, если он есть, подготовился освобо­дить магистраль.

WT = 0, таймирующие переходы не запрещены.

Интегрированный сигнал RB = 0 (см. п. 7.4 касательно защиты от переходных процессов).

Схема УТА должна генерировать сигнал AG(d) с целью завер­шить цикл арбитража, когда управляющий сигнал AG=1 поддер­живался в течение времени, большего, минимального времени ар­битража для сегмента, и GK=AK=AS=WT = 0 по крайней мере в течение времени разброса фронтов импульса в сегменте.

Если при выставлении сигнала AG(d) на линиях AL не нули, схема УТА должна запускать таймер ответных действий выдачи GK(u), который должен быть задержан на время ответных дейст­вий мастера в адресном цикле (см. приложение А). Если ответ GK(u) на сигнал AG(d) не получен в пределах этого времени, схе­ма УТА должна быть /сброшена и ей должно быть разрешено ‘про­водить новый цикл арбитража.

При получении управляющего сигнала WT=1 схема УТА не должна генерировать таймирующий сигнал AG(t) и должна за­претить выдачу сигнала GK(u) своим таймером ответных дейст­вий (см. п. 5.4).

Когда интегрированный сигнал RB = 1 (сМ. п. 5.5.2) и ВН = 0 или при включении питания, схема УТА должна установить сигнал AG = 0.

Зарезервированный соединитель сегментов (см. и. 10.7.6) про­пускает сигнал’AR от своей дальней стороны к ближней стороне, позволяя таким образом действующему мастеру получать сведе­ния о запросах на использование любого из сегментов, вовлечен­ных в данную операцию. Когда мастер выдает сигнал GK=0, что­бы показать, что вскоре он прекратит владение магистралью, сег­менты, в которых сигнал AR выставлен единственно потому, что через СС пропускается сигнал, могут немедленно обнаружить, что условия для выставления сигнала AG (и) удовлетворяется. Это вы­зывает проведение цикла арбитража, в результате чего на линиях AL устанавливаются нули. Схема УТА распознает эту ситуацию как ошибочную, формирует сигнал AG(d) и, следовательно, оказы­вается готовой ответить правильно на следующий сигнал AR=1.

Слуга, обнаруживший сигнал EG во время адресного цикла, проверяет 8 младших адресных линий для того, чтобы определить, был он выбран или пет. Мастер, осуществляющий геопрафическую адресацию слуги, расположенного в другом сегменте, не может по­дать сигнал EG вместе с полем адреса группы, которое указывает на этот сегмент, поскольку это действие привело бы к выбору слу­ги, расположенного в том же сегменте, где находится мастер. Сле- , довательно, соединители сегментов не пропускают сигнал EG, и каждый сегмент должен, иметь схему управления географической адресацией (УГА) для того, чтобы обнаружить географические адреса, нацеленные на слуги, которые расположены в данном сег­менте, и выставить EG.

Географический адрес может иметь либо нули в старших 24 разрядах, либо ненулевое поле адреса группы, за которым следуют в общей сложности 24 разряда, содержащих нули. Сегменту может быть присвоено более чем одно значение для поля адреса группы. Одно из них, обычно самое меньшее, называется «базовый адрес группы», и именно это значение заносится в регистр адреса сегмен­та в схеме УГА во время инициализации системы и используется для обнаружения географического адреса.

Если сигнал EG не выставлен, слуги не будут распознавать ге­ографический адрес. Задержка, возникающая при формировании сигнала EG-схемой УГА, не вызывает никаких трудностей при ус­ловии, что лимит времени для мастера в адресном цикле подготовь лен с учетом этой задержки.

Сегмент должен содержать схему управления географической [ адресацией, состоящую из формирователя сигнала EG, и обеспечи- Г вать следующие функции поддержки слуги. I

Если сигнал EG еще не установлен в сегменте, формирователь | EG должен по получении сигнала AS (и) проверить состояние стар- (

ПО ших 24 разрядов кода на линиях AD, если MSI = MS2 = 0. Если стар­шие 12 разрядов (AD<31:20>) на линиях AD соответствуют со­держимому регистра адреса сегмента, а следующие 12 разрядов (AD< 19:08>) все равны нулю, или если AD<31:08>=0, то формирователь сигнала EG должен подать сигнал EG = 1 после приема сигнала AS(и) спустя не более чем максимальное время задержки для сигнала EG (см. приложение А).

Формирователь сигнала EG должен установить EG = 0, если AS — 0 или АК = 0.

Переходы между состояниями EG должны запрещаться сигна­лом WT=1 (ожидание).

Часть схемы УГА, выполняющая функции слуги устройства:

1. Должна быть географически адресуемой по адресу 255, толь­ко когда MS = 1.

2. Должна обеспечивать реализацию обязательных характерис­тик регистра CSR = 0.

3. Должна обеспечивать реализацию регистра адреса сегмента в виде разрядов CSR = 3<31:20;>, где должен содержаться базо­вый адрес группы для данного сегмента. Этот регистр должен иметь 12 разрядов и обеспечивать чтение и запись.

4. Должна обеспечивать реализацию регистра NTA, имеющего два разряда. Он должен допускать чтение и запись через посредст­во вторичных адресных циклов, как указано в. пп. 4.4 и гл. 5.

5. Должна при сигнале DS(u) выдавать ответные коды SS = O, 6 или 7 в соответствии с определениями в гл. 5.

Указание географических адресов должно выполняться путем подачи логической 1 или логического 0 на GA03^rc помощью монта­жа на задней плате, как показано на рис. 34 (см. п. 7.6 и приложе­ние А).

Рекомендуется, чтобы на плате УГА в логике сигнала EG был реализован CSR#1 в виде регистра переключателей или перемы- чек, допускающего только чтение. Код, хранимый в этом регист­ре, может использоваться для однозначного идентифицирования сегмента. Этот регистр должен содержать по меньшей мере разря­ды с 20 по 31.

Вспомогательная логика формирует системные подтверждения во время широких операций (см. гл. 4 и 5). Во время первичного адресного цикла логика системного подтверждения (ДСП) акти­визируется в каждом сегменте, адресуемом мастером, выполняю­щим широкую операцию. Каждое ЛСП выставляет АКи DK, а так­же, наряду с сигналом WT, генерируемым соединителями сегмен­тов, обеспечивает правильное распространение таймирующих сиг­налов от мастеров к слугам и обратно.

Каждый сегмент должен содержать логику системного подт­верждения (ЛСП). При распознавании широкого адреса (AS= 1, АК=0, MS1 = 1) ЛСП должна разрешать функционирование свое­го формирователя подтверждения. Эта схема распознавания адре­са должна быть способна требовать выставление сигнала MS2=0, который должен устанавливаться по умолчанию. ЛСП должна также содержать средства, требующие наличия MS2 = 0 во время цикла данных, как условия для выработки ответа, указанного ниже в п. 3.

Когда ее работа разрешена, ЛСП:

1. Должна после получения сигнала AS (и) ожидать в течение времени ответов при широкой адресации (см. приложение А); за­тем, если сигнал WT находился в состоянии 0, в течение времени не менее двух задержек магистрали выдавать Ак = 1.

2. Должна выдавать АК=0, когда сигнал «строб адреса» нахо­дится в состоянии AS = 0 в течение времени ответов при широкой адресации и когда WT = 0.

3. Должна во время циклов данных после получения DS (t) ожи­дать в течение времени ответов при широкой операции, затем вы­давать DK(t), когда в кабель-сегменте WT = 0 или когда сигнал WT находился в состоянии логического 0 в течение времени, равно­го по меньшей мере двум задержкам в магистрали крейт-сегмента.

Отметим, что задержка после WT'=0 может перекрыть задерж­ки, характерные для времен ответов.

Соединитель сегментов, пропускающий любую операцию, вы­ставляет WT = 1 в сегменте своей ближней стороны до тех пор, пока не будет получен ответ от сегмента дальней стороны. В слу­чае широкой операции в сегменте, более чем один СС в сегменте может пропускать данную операцию. Перечисленные выше прави­ла, касающиеся использование сигнала WT, позволяют всем ши­роким циклам, адресным или данных, достигнуть конца каждой ветви широкой операции прежде, чем будет сформирован любой таймирующий ответный сигнал помимо сигнала WT=1. По мере того, как ответ АК или DK идет обратно к действующему мастеру, выдерживается двойное время задержки в магистрали; этим игно­рируются любые возмущения сигнала WT=1 в крейт-сегментах, вызываемые многочисленными источниками, устанавливающими в различные моменты времени сигнал WT в состояние WT=0. Для некоторых конкретных реализаций кабель-сегмента эти две задерж­ки в магистрали могут не являться необходимыми.

Во время циклов принудительных передач данных (MS = 3) со­единители сегментов не выставляют сигнал «ожидание», и время интегрирования для WT = 0 равно нулю. Следовательно, логичес­кие требования п. 3, указанные выше, приводят в результате к синхронному распространению сигналов DS(t) и DK(t) от масте­ра к концам ветвей широкой операции.

Логика «работа/останов» опознает состояние переключателя «работа/останов» (см. п. 14.4) и подает на линии АК и ВН сигна­лы, показывающие неактивное, остановленное состояние сегмента. Это позволяет всем устройствам, размещенным в сегменте, защи­щать себя от ложных сигналов, когда другие устройства подклю­чаются или отключаются от сегмента.

Запрос на останов от переключателя «работа/останов» после завершения любой операции, которая к настоящему моменту уже выполнялась и при освобождении магистрали сегмента, вызывает подачу сигналов ВН и АК. Устройства должны использовать сиг­налы ВН и/или АК для внутренней защиты.

Каждый сегмент должен иметь переключатель «работа/останов» и управляющую логику для обеспечения неактивного состояния ос­тановленной магистрали.

Запрос на останов от переключателя «работа/останов» должен запрещать новые циклы арбитража.

Логика «работа/останов» должна выставить ВН=АК=1, когда переключатель «работа/останов» переведен в состояние «останов», а также выполняются все условия, перечисленные ниже:

• AG = GK=AS=WT = 0;

сигнал «подтверждение приема адреса» находился в состоянии * АК=0 в течение времени, равного минимальному времени спада импульсов

• и нет подготовленного мастера.

Когда переключатель «работа/останов» переведен в состояние «работа», логика «работа/останов» должна выставить ВН = 0 и АК=0.

Схема УТА должна быть единственным устройством, способным генерировать ВН= 1.

Для защиты от переходных процессов, пока ВН=1, все уст­ройства должны запрещать свои входы с линий RB и SR.

Сигнал ВН=1 не должен вызывать запрета для работы любого дисплея на передней панели.

Каждая определенная сигнальная линия сегмента ФАСТБАС должна быть согласована на обоих концах сегмента. Не должны быть согласованы соединения в сегменте ФАСТБАС для GA<Q4: 00>, UR, DLA, DLB, DRB, DAR, DBR и штырьки F и Т.

Величина сопротивления нагрузки, используемого в согласова- теле, должна быть выбрана из соображений оптимизации качества сигналов для всех вариантов нагрузки сегмента (см. приложения АиС).

Зарезервированные, линии не нуждаются в согласовании.

Если специфицированная в настоящем разделе вспомогатель­ная логика реализована на печатных платах, расположенных с тыльной стороны задней платы и описанных в п. 14.5, должно вы­полняться следующее:

1. Скомпонованные печатные платы должны иметь однократную ширину, соответствующую рис. 35. Площади, обозначенные как «зоны, свободные от деталей», должны быть проводящими при по­тенциале заземления.

2. Плата УГА должна быть прикреплена в сегменте к позиции с самым высоким номером и должна содержать:

1. управление географической адресацией (см. п. 7.2);

2. источник напряжения для подачи логической 1 на штырьки географического адреса (см. п. 7.2);

3. согласователи (см. п. 7.5).