---

МИКРОСХЕМЫ ИНТЕГРАЛЬНЫЕ
ЦИФРОВЫХ УСТРОЙСТВ

ОСНОВНЫЕ ПАРАМЕТРЫ

ГОСТ 24460—80

Издание официальное

Цена 3 коп.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО СТАНДАРТАМ

Москв

а

ГОСУДАРСТВЕННЫ

СТАНДАРТ СОЮЗА ССР

гост

24460—80

МИКРОСХЕМЫ ИНТЕГРАЛЬНЫЕ ЦИФРОВЫХ УСТРОЙСТВОсновные параметры

Integrated microcircuits for
digital devices.
Basic parameters

взамен

ГОСТ 19420—74

(в части элементов

арифметических и дис

кретных устройств)
и ГОСТ 17447—72

(

62 3000

в части пп. 5 и 6)

Постановлением Государственного комитета СССР по стандартам от 11 декабря 1980 г. № 5777 срок введения установлен

с 01.01.82

Несоблюдение стандарта преследуется по закону

1. Настоящий стандарт распространяется на интегральные микросхемы цифровых устройств: регистры, счетчики (делители частоты), дешифраторы, шифраторы, сумматоры, полусумматоры, арифметическо-логические устройства (АЛУ), а также усилители индикации и схемы сопряжения с магистралью и устанавливает ряды и допускаемые сочетания значений основных электрических параметров для различных схемно-технологических вариантов из­готовления при нормальных климатических условиях по ГОСТ 16962—71.

2. Допускаемые сочетания* схемно-технологического исполне­

ния и максимального значения среднего времени задержки рас­пространения сигнала /_Зд,р,ср,_тах :

о

один разряд регистра;

т информационного входа до информационного выхода на

от информационного входа до информационного выхода дешиф­ратора, шифратора;

от счетного входа до информационного выхода на один разряд счетчика (делителя частоты);

от информационного входа до выхода суммы на один разряд сумматора, полусумматора, АЛУ должны соответствовать указан­ным в табл. 1.

*

Издание официальное

В табл. 1—3 отмечены знаком «-у», для вновь разрабатываемых микро­схем знаком «X».

Перепечатка воспрещена

Переиздание. Июль 1987 г.

(6) Издательство стандартов, 198

8

Схемно-технологическое исполнение интегральных микросхем

Н

распространения

Таблица !

зд,р,ср,тах'

нс

Максимальное значение среднего времени задержки

а основе эмиттерно­связанной логики

На основе транзистор­но-транзисторной ло­гики

На основе структур «металл — диэлектрик— полупроводник»

3. Ч исло разрядов регистра должно выбираться из ряда: 4, 6, 8, 10, 12, 16, 18, 24, 32, далее выбираются по двоичному закону.

4. Число разрядов счетчика и фиксированный коэффициент де­

ления делителя должны выбираться из ряда: 2, 4, 5, 6, 8, 10, 14,

16, 32, далее выбираться по двоичному закону.

5. Допускаемые сочетания числа информационных входов и выходов дешифратора и шифратора должны соответствовать ука­занным в табл. 2.

Таблица 2

Число ВХОДОВ

9

3

4

5

8

16

5. 
   

6. Ч

   Число выходов

   9

   10

   16 32

   исло разрядов сумматора, полусумматора, АЛУ должно выбираться из ряда: 1, 2, 4, 8, 16, 32, 64.

7. Допускаемые сочетания значений основных параметров уси­лителей индикации должны соответствовать указанным в табл. 3.Таблица 3

Максимальное выходное напряжение

U , В

вых, max

От 2,3 до 5,5 включ.

Св. 5,5 » 15 »

» 15» 30 »

» 30 » 60 »

» 60 » 100 »

» 100 » 300' »

5. Максимальное значение выходного напряжения U_Bлх,_тах схе­мы сопряжения с магистралью должно выбираться из ряда: 2,5; 4,0; 5,0; 9,0; 15,0 В.

5. Допустимые отклонения от максимальных значений вре­менных параметров, выходных напряжений и токов должны вы­бираться из ряда: ±5; ±10; ±15; ±20 %.

Редактор В. М. Лысенкина
Технический редактор Л. Я. Митрофанова

Корректор О. Я. Чернецова

Сдано в наб. 16.11.87 Поди, в печ. 14.04,88 0,25 усл. п. л. 0,25 усл. кр.-отт. 0,17 уч.-изд. л. Тир. ©ООО Цена 3 коп.

Ордена «Знак Почета» Издательство стандартов, 123840, Москва, ГСП,
Новопресненский пер., 3.

Калужская типография стандартов, ул. Московская, 256. Зак. 3224